## THIN FILM TRANSISTOR ARRAY

PUB. NO.: 62-126677 [JP 62126677 A] PUBLISHED: June 08, 1987 (19870608)

INVENTOR(s): TANAKA HIROHISA KISHI KOHEI KATO HIROAKI

APPLICANT(s): SHARP CORP [000504] (A Japanese Company or Corporation),

JP(Japan)

APPL. NO.: 60-270355 [JP 85270355] FILED: November 27, 1985 (19851127)

# **ABSTRACT PURPOSE:**

To improve insulation of an intersection part between a gate wiring and a source siring, to suppress yield of leakage between a gate and source and to improve the yield rate of a TFT array, by providing two insulating layers, which hold a semiconductor layer that is a constituting film of the TFT, at the overlapped part of the source wiring and the gate wiring.

# CONSTITUTION:

A gate electrode 102 and a source electrode 107 of a thin film transistor (TFT) are provided on a substrate 101. A gate wiring 103 and a source wiring 108, which commonly link the electrodes 102 and 107, are intersected at a overlapping region. Both insulating layers 104 and 106, which hold a semiconductor layer that is a constituting film of the TFT, are provided at the overlapped region. For example, a TFT array is formed on the supporting substrate such as the glass substrate 101 and arranged in correspondence with the intersection of the gate wiring 103 and the source wiring 108. An SiNx film, which is a second insulating layer 106, is deposited on an a-Si layer 105, which is the semiconductor layer of the TFT. Then, one end part of the layer 106 is extended to the upper part of the source wiring 108 along the gate wiring 103. The second insulating layer 106 is provided at the intersecting part of the gate wiring 103 and the source wiring 108.

### (9) 日本国特許庁(JP)

⑩ 特許出願公開

# ® 公開特許公報(A)

昭62-126677

@Int.Cl.4	識別記号	厅内整理番号		43公開	昭和62年(	198	7)6月8日
H 01 L 29/78 G 02 F 1/133 G 09 F 9/35 H 01 L 27/12	3 2 7 3 0 1	8422-5F 8205-2H 6731-5C 7514-5F	審査請求				(全6頁)

❷発明の名称

薄膜トランジスタアレイ

②特 願 昭60-270355

**塑出** 願 昭60(1985)11月27日

79発 明 者 仲  $\blacksquare$ 広 久 大阪市阿倍野区長池町22番22号 シャープ株式会社内 砂発 明 者 岸 平 大阪市阿倍野区長池町22番22号 シャープ株式会社内 幸 ⑫発 明 者 加 藤 博 章 大阪市阿倍野区長池町22番22号 シャープ株式会社内 シャープ株式会社 ⑪出 願 人 大阪市阿倍野区長池町22番22号 個代 理 弁理士 杉山 毅至 外1名

明 細 書

1. 発明の名称

薄膜トランジスタアレイ

- 2. 特許請求の範囲
  - 1. 基板上に並設された薄膜トランジスタのゲート間機とソース電極をそれぞれ共通に連結する ゲート配線とソース配線が交差する重量領域に TFTの構成膜である半導体層を挟持する絶縁 層を 2 層とも介在させたととを特徴とする薄膜 トランジスタアレイ。
  - 特許請求の範囲第1項において、 上記半導体層がアモルファスシリコン薄膜である薄膜トランジスタアレイ。
  - 特許請求の範囲第1項において、 上記絶線層が翌化シリコン膜である薄膜トランジスタアレイ。
  - 特許請求の範囲第1項において、 上記絶縁層が配化シリコン順である薄膜トランジスタアレイ。
- 3. 発明の詳細な説明

(産業上の利用分野)

本発明は、製造の振留りの向上を図った構造を 有する時膜トランジスタ(以下TFTと略す)ア レイに関する。

## (従来技術)

近年、液晶のアクティブマトリクス表示において、絶縁性落板上にTFTをマトリクス状に形成したアクティブ・マトリクス諸板の研究が活発に行なわれている。TFTに用いられる半導は合いないでは、ポリSi、a(アモルファス)ーSi、Te、CdSe等がある。aーSiを用いたTFTの構造の一例を第7阕の部分断面図及び第8図のA-Aのでの断面を示す。ガラス据板1の上に、が92、000~名のででで2、2、…を連結するゲート配線3を観により形成りのででです。ガラス お板1及びゲート 電優 2 上にに 地で 1 スケート 絶縁順4は、プラズマ C V D 法に いって で 1 以下SiNx と略す)順である(第8図において

は、図示しない TETの半導体層としてデー 下絶縁順す上に明確されるa S1層541、プラマ マCVD法により順門100五~3,000五に形成。 するc a 51層5上には第2の絶縁腕6として 2.000~3.000 AのSiNx腹がプラスマにVD庄。 により形成される。ソース策模で及びソース策模 7を運精するソース配線8はゲート配線3に直交 して形成される。ソース配線8にはソース電極7 と接続される分枝部8まが一定ピッチで並設され、 TFTは分枝部8aを中心に形成される。ソース **電極1とドレイン電極9とは、ともに膜厚 2,000** ~ 10,000 ÅのTa,Mo,Ti,Aと等の金属により 形成するo なお、ソース電極7及びドレイン電極 9 と a-Si膜 5 の間に、P(リン)をドープした 膜厚500~2,000Åのa·Si膜10を介在させ ると、ソーダ電極で、ドレイン電極9とa-Si層 5のオーミックコンタクトがとれ、好ましい。こ のようにして、ゲート配線3とソース配線8との 交点毎にTFTがアレイ状に形成される。さらに、 各TFTに対応して、酸化インジウム等の透明導

ス間のリークが、ゲートのエッジ(縁部)とソースとが交差する部分(第5図における斜線部分)において特に多発することを見い出した。この原因は、ゲート絶縁順の順厚がゲート電極の順厚より大きいか又は同じ程度であるゆえに、ゲート配線のエッジの部分の順厚が薄くなって耐圧が低下し、さらに、ゲート絶縁腹の順質が平坦を部分と改差部分とで異なり、段差部分の方が絶縁性の面で劣るためと考えられる。

(3)

本発明の目的は、TFTアレイの製造の歩常りを向上し得るTFTアレイ構造を提供することにある。即ち、本発明のTFTアレイは純緑性素板上にゲート電極、ゲート絶緑膜、半導体膜、第2の絶縁膜、ソース電極、ドレイン電極を順次積層してアレイ状に形成されるTFT構造において、ソース配線とゲート配線の重畳部にも第2の絶縁膜を介在させたことを特徴とする。

## (発明の効果)

上記構成とするととにより、本発明においては、 ゲート配線とソース配線間の交差部の絶縁性を向 電腔から成名絵楽電像 L I ポトレイン電像 9 7 接 して形成される

# (発明が解決しようとする問題点)

TFTでレイを用したアクティブ・マトリクス 基地にかいては、マトリクスの各配線でとに共通 のゲート配線からシブナル信号を入力し、共通の フース配線からデータ信号を入力する。ゲート配 脚とソース配線との交点は多数であり、例えば 250×250マトリクスにかいては、62,500 ケ所存在する。この多数の交点のうちしケ所でも ゲート・ソース間にリークが生じると必然的に 当するゲート配線とソース配線で表示に際して十 学型のライン欠陥が発生し、実用に耐えないまけ となり、アクティブ・マトリクス基板の振躍りは その数が増すにつれてゲート・ソース間の絶縁の確 実性かより一層要求されることとなる。

#### (問題点を解決するための手段)

本発明者らは、ゲート・ソース間のリーク箇所 を補々の方法によって調べた結果、ゲート・ソー

(4)

上させ、ゲート・ソース間のリークの発生を抑制 してTFTアレイの扱電りを向上させている。従ってこのTFTアレイ無板を用いた液晶表示装置 の製作が容易となり信頼性が高くなる。

## <実施例1>

ドレイン領隊 1 0 9 に紅絵岩電隊 1 1 0 が連結されている。 尚、ゲート配線 1 0 3 とソース配線 1 0 8 の交差部にさらに半導体層である a-Si層 1 0 5 を介在させるとゲート・ソース間のリークをより減少させることができる。

第:図に示した構造を有するTFTアレイは例えば第3図(A)~(D)に示すように製造される。第3図(A)~(D)に示すように製造される。第3回(A)~(D)に示すTFT製造工程の部分断面図は第1回のTFTにおいてはC-C線の断面図を示す。まず、ガラス禁板101上に2,000~4 厚のTa(タンタル) 勝をスパッタリングにより全面に抜着し、ホトエッチングによって第1回に示すようなゲート電極102を形成する。このゲート電極102上に接述する如く半導体層が推され、T°FTの動作部が形成される。次に第3回(B)に示すように、プラズマCVD法によりゲート機械脚104となる3,000~4 厚のSiNx腹、半導体層となる1500~8 層のa—Si層105及び第2の絶縁腕106である2,000~8 厚のSiNx腹を全

ホトエッチングによりパターン化して絵素電医 110を形成する。

(7)

以上の製造工程を介して製作されるTFTはガ ラス基板 101 上にマトリックス状に配列された ゲート配線103とソース配線108の各交点に 対応して配置され、TFTアレイ基板となる。 ゲ ート配線103にシグナル信号、ソース配線108 にデータ信号を入力することによりTFTがマト リクス戦動される。即ち、ゲート配線し03のシ グナル信号はゲート電極102より各ライン毎代 TFTにゲート電圧として印加され、ソース配線 108のデータ信号は分技部を介して三層構造ソ ース策隊107より各ライン毎にTFTにデータ 電圧として印加される。とのデータ電圧が a--Si 層105を介してシグナル信号で同期制御を受け、 三層構造ドレイン電極 109より絵景電極 110 に印加される。ソース電板107及びドレイン電 施工の9のa Si層紅TFT半導体層であるa‐ S1瞥105とオーミックコンタクトを整理し、 Tに腐け密着性及び電極の機械的強度を向しるせ

面にわをって連続的に彼滑し、ホトエッチングに より上部SiNx膜を第1図に示す第2の絶縁膜 106の形にパターン化する。即ち、第2の絶験 膜106はゲート配線103に沿ってソース配線 108との交差部分の直上まで延設される。さら 化第3図(C)に示すようにa-Si層105もホトエ ッチングにより第1図に示す a-Si層し05の形 にパターン化する。との a-Si層 I 0 5 も上記第 2 の絶縁膜 1 0 6 と同様にソース配線 1 0 8 との 交差部まで延設される。次に第3図(17)に示すよう に、プラズマCVD法によりP(リン)をドープ した a-S i 層を 1,000 Å 引き続きスパッタリング によりTi (チタン)層を1,000Å, Mo (モリ プデン)層を2000名連続して三層に堆積し、ホ トエッチングにより第1図に示すソース配線108 及びドレイン電極109の形にパターン化して iaーSi層、 Ti 層及び Mo 層の三層構造ソース質 版107及びドレイン電板109とすることによ。 りTFTが形成される。最後にスパッタリングに より3,000 Åの酸化インジウム膜を維積した後、

(8)

ろっ

#### く寒崩例2>

第4図は、本発明の地の実施例を示すTFTTレイ基板の部分平面図である。第5図は第4図のDーD線断面図(ゲート配線203とソース配線208の交差部の部分断面図)である。実施例に同様に第2の絶縁層206をボターン化する際にこれを2分割し、TFT側に位置する絶縁層206をとする。即ち、ゲート配線203とソース配線208の交差する部分に第2の絶縁層206を発存させる。本実施例では第2の絶縁層206を発存させる。本実施例では第2の絶縁層206を発存させる。本実施例では第2の絶縁層206を発存させる。本実施例では第2の絶縁層206を5iO2(酸化シリコン)膜で形成しており、ゲート・ソース間のリークを大幅に減少させている。

第4図に示した構造を有するエドエアレイは、 第6図(A)~(D)に示すように製造される。第6図(A) ~(D)に示すエドエ製造工程は、第4図のE E 線 断面に対応している。まず、ガラス基板201上 に2,000名厚のMの層をスパータリンプにより全 面に附着し、ホトエッチンプにより第4図に示す

ゲート配線と03~比にバターン化して、第6例 (A) 化示すようなゲート電廠102を形成する。次 化、第6図(B)に示すように、プラスマじVD法と より、ゲート絶縁膜204である3,000 A 厚の SINx順及びTFTの半導体膜である 1,500 Å厚 のa-Si層205を全面に運続的に被着し、ホト エッチングにより a-Si層205を第4回に示す 半導体層の形にパターン化するc との a Si層 205はTFTの部分のみに形成される。さらに、 第6回(に)に示すように、プラズマCVD供により 第2の絶縁層206である3,000Å厚の SiO2膜 を全面に被着し、ホトエッチングにより第4回に 示す如くTFT側の絶縁層 206aとソース配線 208 Lの絶縁層 206bに分割してバターン化す る。次に第 6 図(D)に示すように、プラズマ C V D 法により P (リン)をドープした a-S i 層を1,000 Å、 A L 層を 2,000 Å 連続して被着しホトエッチ ングにより第4回に示すソース配線208及びド レイン電極209の形にパターン化してソース電 極207及びドレイン策極209とし、TFTァ

第2の絶縁層、107,207…ソース斑極、108, 208…ソース配線、109,209…ドレイン電極、 110,210…絵業磁極。

(11)

代理人 弁理士 福 士 愛 彦(他2名)

レイトする。配核ビタバッタリングにより3,000 Aの酸化インシウム機を形成し、ホトエッチング ビよりドレイン電像209所片端が重費された絵 幸田切210の形とパターン化することにより TFTアレイ基版が作製される。本準施例におい では第2の純酵簡205のみを純散してソース配 線208とゲート配線203の間に介揮している。

#### 4. 図面の簡単を説明

第1 図及び第4 図はそれぞれ本発明の1 実施例を示す TFT アレイ基板の要部平面図である。


第2回及び第5回はそれぞれ第1回及び第4回のB-B断面及びD-D断面図である。

第3 図(A) 乃至(D) 及び第6 図(A) 乃至(D) はそれぞれ 第1 図及び第4 図に示す実施例の製造工程図である。


第7回及び第8回はそれぞれ従来のa−Si・TFT アレイ茶板の要部断面図及び要部平面図である。

101,201…柏緑芸板、102,202…ゲート電 極、103,203…ゲート配線、104,204…ゲー ト絶椽膜、105,205… a-Si層、106,206…


03





事 / 図




B-B新輝園 華 2 国









- 38 E

-376 -